Indexed by：
Abstract：
针对芯片测试功耗过高，严重影响芯片的良率的问题，提出了门控扫描时钟方法和门控组合逻辑方法相结合的测试方案来降低芯片测试功耗。采用该测试方案，使用Synopsys公司的DFT Compiler软件，完成了一款电力网载波通信芯片的可测性设计。结果表明，该测试方案在不降低响测试覆盖率和不增加测试时间的前提下，最终将测试功耗降低了37.3%。该测试方案能够快速有效地降低芯片测试功耗，具有广泛的应用价值。
Keyword：
Reprint Author's Address：
Email：
Source ：
电子器件
ISSN： 1005-9490
Year： 2015
Issue： 6
Page： 1316-1320
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： 2
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
