Indexed by：
Abstract：
简单介绍了主要的时钟分频方法，提出了FPGA内部PLL分频的局限性，给出了基于 Ver-ilog HDL的整数分频方法。编写了Verilog HDL程序，实现了基于 FPGA 硬件平台的占空比为50%的任意整数分频。结合 Quartus开发平台和Modelsim仿真软件验证表明，该分频方法简单、实用。采用该方法，替换N值可实现任意整数等占空比的分频。
Keyword：
Reprint Author's Address：
Email：
Source ：
新技术新工艺
ISSN： 1003-5311
Year： 2015
Issue： 4
Page： 40-42
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： 8
Chinese Cited Count：
30 Days PV： 2
Affiliated Colleges：
