Indexed by：
Abstract：
本文针对固定管脚芯片可测性设计中测试向量庞大和测试时间过长问题,提出了一种有效的压缩可测性设计,改进了传统并行扫描测试设计.该设计方法在SMIC 0.18 μm工艺下一款电力载波通信芯片设计中验证,仿真结果表明压缩扫描可测性设计能有效减少测试向量数目,从而减小芯片测试时间.
Keyword：
Reprint Author's Address：
Email：
Source ：
中国集成电路
ISSN： 1681-5289
Year： 2014
Issue： 10
Volume： 23
Page： 73-76
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： 1
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
