您的检索：
精炼检索结果：
年份
成果类型
收录类型
院所
综合
语言
清除所有精炼条件
摘要 ：
存储访问延迟一直是制约计算机系统整体性能的瓶颈,多核处理器的出现使“存储墙”问题更加严重.预取技术可以隐藏存储访问延迟,因此基于多核处理器的预取技术最近成为学术界研究的热点.研究了目前较为新颖的多核处理器预取技术Future execution,然后针对其缺陷提出改进,即提出了FE-Runahead架构,其减少了二级Cache访问缺失,提高了二级Cache命中率.实验结果表明,改进后的预取架构的二级Cache命中率提高了约9％,相对执行时间减少了8％.
关键词 ：
指令窗口 存储访问延迟 访存模式 CMP
引用：
复制并粘贴一种已设定好的引用格式，或利用其中一个链接导入到文献管理软件中。
| GB/T 7714 | 方娟 , 张红波 . 一种改进的多核处理器硬件预取技术 [J]. | 计算机科学 , 2012 , 39 (z2) : 48-50,64 . |
| MLA | 方娟 等. "一种改进的多核处理器硬件预取技术" . | 计算机科学 39 . z2 (2012) : 48-50,64 . |
| APA | 方娟 , 张红波 . 一种改进的多核处理器硬件预取技术 . | 计算机科学 , 2012 , 39 (z2) , 48-50,64 . |
| 导入链接 | NoteExpress RIS BibTex |
摘要 ：
存储访问延迟一直是制约计算机系统整体性能的瓶颈,多核处理器的出现使“存储墙”问题更加严重。预取技术可以隐藏存储访问延迟,因此基于多核处理器的预取技术最近成为学术界研究的热点。研究了目前较为新颖的多核处理器预取技术Future execution,然后针对其缺陷提出改进,即提出了FE-Runahead架构,其减少了二级Cache访问缺失,提高了二级Cache命中率。实验结果表明,改进后的预取架构的二级Cache命中率提高了约9％,相对执行时间减少了8％。
关键词 ：
多核处理器 硬件预取技术 访存模式 指令窗口
引用：
复制并粘贴一种已设定好的引用格式，或利用其中一个链接导入到文献管理软件中。
| GB/T 7714 | FANG Juan , 方娟 , ZHANG Hong-bo et al. 一种改进的多核处理器硬件预取技术 [C] //中国计算机用户协会网络应用分会2012年第十六届网络新技术与应用年会论文集 . 2012 : 48-50,64 . |
| MLA | FANG Juan et al. "一种改进的多核处理器硬件预取技术" 中国计算机用户协会网络应用分会2012年第十六届网络新技术与应用年会论文集 . (2012) : 48-50,64 . |
| APA | FANG Juan , 方娟 , ZHANG Hong-bo , 张红波 . 一种改进的多核处理器硬件预取技术 中国计算机用户协会网络应用分会2012年第十六届网络新技术与应用年会论文集 . (2012) : 48-50,64 . |
| 导入链接 | NoteExpress RIS BibTex |
摘要 ：
存储访问延迟一直是制约计算机系统整体性能的瓶颈，多核处理器的出现使“存储墙”问题更加严重。预取技术可以隐藏存储访问延迟，因此基于多核处理器的预取技术最近成为学术界研究的热点。文中研究了目前较为新颖的多核处理器预取技术Future execution，然后针对其缺陷提出改进，将Runahead乱序执行技术与前者结合起来，Multi2Sim模拟的结果显示改进后的预取架构的二级Cache命中率提高了约9％，并且 SPEC2000测试程序的相对执行时间减少了8%。
关键词 ：
存储访问延迟 多核处理器 访存模式 硬件预取 指令窗口
引用：
复制并粘贴一种已设定好的引用格式，或利用其中一个链接导入到文献管理软件中。
| GB/T 7714 | 方娟 , 张红波 . 一种改进的多核处理器硬件预取技术 [C] //2011年全国高性能计算学术年会(HPC china2011)论文集 . 2011 : 1-7 . |
| MLA | 方娟 et al. "一种改进的多核处理器硬件预取技术" 2011年全国高性能计算学术年会(HPC china2011)论文集 . (2011) : 1-7 . |
| APA | 方娟 , 张红波 . 一种改进的多核处理器硬件预取技术 2011年全国高性能计算学术年会(HPC china2011)论文集 . (2011) : 1-7 . |
| 导入链接 | NoteExpress RIS BibTex |
导出
| 数据： |
选中 到 |
| 格式： |
