收录：
摘要：
设计一种基于Verilog的FIR数字低通滤波器.在结构上改变了以往乘法器和加法器的简单结合,利用分布式算法构造查找表进行乘累加运算,节约资源占用并且提高运算速率.利用Matlab工具设计和获取滤波器参数,并且进行仿真验证.滤波器参数量化后形成查找表,利用Verilog HDL语言对硬件电路模块进行设计描述,并且用ModelSim进行整个硬件电路系统的功能仿真,验证了设计的正确性.设计在速度和面积方面做了折中和优化,成功实现了数字滤波的功能.
关键词：
通讯作者信息：
电子邮件地址：
