在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2　SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2　SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2　SDRAM的数据收发系统实现了每路512　Mbit的缓存空间和200　MHz的总线速率,解决了海量数据的高速缓存问题。