高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
基于Verilog的FPGA整数分频器设计及仿真
作者：
收录：
摘要：
简单介绍了主要的时钟分频方法,提出了FPGA内部PLL分频的局限性,给出了基于Verilog HDL的整数分频方法。编写了Verilog HDL程序,实现了基于FPGA硬件平台的占空比为50%的任意整数分频。结合Quartus开发平台和Modelsim仿真软件验证表明,该分频方法简单、实用。采用该方法,替换N值可实现任意整数等占空比的分频。
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2014，现代电子技术
2008，北京邮电大学学报
2005，现代电子技术
2006，仪器仪表用户
来源 ：
新技术新工艺
年份： 2015
期： 04
页码： 40-42
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次：
中文被引频次：
近30日浏览量： 2
归属院系：
材料与制造学部 机械工程与应用电子技术学院
全文获取
外部链接：
