高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
嵌入式存储器内建自测试时间的优化
作者：
收录：
摘要：
存储器测试是集成电路测试的重要部分.随着集成电路存储器件向着高集成度发展,存储器测试成本在集成电路总测试成本中所占比例急剧增高.通过减少存储器测试时间来减小存储器测试成本,是一种高效的降低芯片测试成本的方法.本文以一款单周期同步存储器为例,选取读写时序为对象,详细分析了存储器内建自测试方法,给出了一种通过优化存储器内建自测试逻辑时序来减小存储器测试时间的设计实现方法.
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2010，电子元器件应用
2011，半导体技术
2006，现代电子技术
2008，半导体技术
来源 ：
中国集成电路
ISSN： 1681-5289
年份： 2013
期： 6
卷： 22
页码： 31-34
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： 2
中文被引频次：
近30日浏览量： 2
归属院系：
全文获取
外部链接：
