收录：
摘要：
针对ASIC芯片设计中时钟树综合效率和时序收敛的问题,提出了一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中的高集成度、高复杂度的设计中.改进了传统时钟树综合方法,通过采用由下至上逐级分步综合的方法实现.该设计方法在SMIC 0.18 μm eflash工艺下的一款电力线载波通信芯片中成功流片验证,结果表明分步综合能够在实现传统设计功能的前提下,在完成时序收敛时有效减少不必要的器件插入,从而减小芯片面积,降低整体功耗,有效改善绕线拥塞度.
关键词：
通讯作者信息：
电子邮件地址：
