高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
65纳米工艺下逻辑综合阶段的低功耗策略
作者：
收录：
摘要：
纳米工艺下ASIC芯片的功耗问题将成为未来设计的瓶颈。本文以SD卡Flash控制芯片为例,研究65纳米工艺下逻辑综合阶段降低功耗的手段及措施,分析这些手段对功耗的影响,最终确定最佳低功耗策略,并经流片验证该低功耗策略有效。
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
1994，测控技术
2009，微计算机信息
2002，信息技术
2013，
来源 ：
中国集成电路
ISSN： 1681-5289
年份： 2012
期： 4
页码： 23-28,50
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： 8
中文被引频次：
近30日浏览量： 3
归属院系：
全文获取
外部链接：
