高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
LTE中卷积码的译码器设计与FPGA实现
作者：
收录：
摘要：
基于长期演进(LTE)的Tail-biting卷积码,介绍了维特比译码算法,它是一种最优的卷积码译码算法.由于Tail-biting卷积码的循环特性,采用固定延迟译码的方法,降低了译码复杂度.通过使用全并行的结构及简单的回溯存储方法,设计了一个具有高速和低复杂度的固定延迟译码器.在FPGA上实现并验证,验证结果表明译码器的性能满足了LTE系统的要求.
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2011，微型机与应用
2008，5th International Conference on Embedded Software and Systems
2007，8th International Conference on Electronic Measurement and Instruments
2011，International Conference on Advanced Engineering Materials and Technology (AEMT2011)
来源 ：
现代电子技术
ISSN： 1004-373X
年份： 2011
期： 13
卷： 34
页码： 46-48,52
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： 2
中文被引频次：
近30日浏览量： 6
归属院系：
全文获取
外部链接：
