高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
ASIC后端设计中低功耗时钟树综合方法
作者：
收录：
摘要：
以基于Synopsys公司设计流程完成的SMIC 0.18um1p6m工艺的DVBC解调芯片BTV2040S03为例,介绍一种以降低时钟树功耗为主要目的,以反相器构建时钟树的方法.通过完成物理设计动态仿真和功耗分析的数据表明,在保证时序收敛的前提下,相比传统时钟树综合方法,功耗降低了5.7%.
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2012，电子科技
2012，中国集成电路
2013，科技信息
2012，半导体技术
来源 ：
信息通信
ISSN： 1673-1131
年份： 2009
期： 4
页码： 24-26
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： 26
中文被引频次：
近30日浏览量： 2
归属院系：
全文获取
外部链接：
