高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
多FPGA设计的时钟同步
作者：
收录：
摘要：
在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能.为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路.该电路将时钟的传输电路放入DLL的反馈环路.利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题.
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2007，计算机应用研究
2006，现代电子技术
2013，科技信息
2013，
来源 ：
计算机工程
ISSN： 1000-3428
年份： 2008
期： 7
卷： 34
页码： 245-247
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： 20
中文被引频次：
近30日浏览量： 3
归属院系：
全文获取
外部链接：
