• 综合
  • 标题
  • 关键词
  • 摘要
  • 学者
  • 期刊-刊名
  • 期刊-ISSN
  • 会议名称
搜索

作者:

易小琳 (易小琳.) | 彭一凡 (彭一凡.)

收录:

CQVIP PKU CSCD

摘要:

为了提高模型机指令执行的并行性,使用Verilog HDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与Verilog HDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.

关键词:

Verilog HDL描述 微处理器 流水线 确定的有限状态自动机

作者机构:

  • [ 1 ] [易小琳]北京工业大学
  • [ 2 ] [彭一凡]北京工业大学

通讯作者信息:

电子邮件地址:

查看成果更多字段

相关关键词:

来源 :

北京工业大学学报

ISSN: 0254-0037

年份: 2007

期: 10

卷: 33

页码: 1096-1101

被引次数:

WoS核心集被引频次: 0

SCOPUS被引频次:

ESI高被引论文在榜: 0 展开所有

万方被引频次: 6

中文被引频次:

近30日浏览量: 5

归属院系:

在线人数/总访问数:6761/2952480
地址:北京工业大学图书馆(北京市朝阳区平乐园100号 邮编:100124) 联系我们:010-67392185
版权所有:北京工业大学图书馆 站点建设与维护:北京爱琴海乐之技术有限公司