高级检索
检索提示：高级检索多个条件检索时是按照顺序运算的：如 A或B与C 即:(A或B)与C
[期刊论文]
CMOS数字锁相环中的自校准技术
作者：
收录：
摘要：
提出了一种数字锁相环(DPLL).该电路采用自校准技术,具有快速锁定、低抖动、锁定频率范围宽等优点.设计的锁相环在1.8 V外加电源电压时,工作在60～600 MHz宽的频率范围内.电路采用5层金属布线的0.18 μm CMOS工艺制作.测试结果显示,电路的峰-峰抖动小于输出信号周期(Tout)的0.5%,锁相环锁定时间小于参考时钟预分频后信号周期(Tpre)的150倍.
关键词：
作者机构：
通讯作者信息：
电子邮件地址：
相关关键词：
相关文章：
2005，半导体学报
2004，固体电子学研究与进展
2020，微电子学
来源 ：
微电子学
ISSN： 1004-3365
年份： 2005
期： 6
卷： 35
页码： 572-576
被引次数：
WoS核心集被引频次： 0
SCOPUS被引频次：
ESI高被引论文在榜： 0 展开所有
万方被引频次： -1
中文被引频次：
近30日浏览量： 3
归属院系：
全文获取
外部链接：
