• 综合
  • 标题
  • 关键词
  • 摘要
  • 学者
  • 期刊-刊名
  • 期刊-ISSN
  • 会议名称
搜索

作者:

崔刚 (崔刚.) | 陈文楷 (陈文楷.)

收录:

CQVIP

摘要:

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果.通过本例可以为其他电路的设计提供一定的借鉴作用.

关键词:

FPGA VHDL 数字钟 设计

作者机构:

  • [ 1 ] [崔刚]北京工业大学
  • [ 2 ] [陈文楷]北京工业大学

通讯作者信息:

电子邮件地址:

查看成果更多字段

相关关键词:

相关文章:

来源 :

现代电子技术

ISSN: 1004-373X

年份: 2004

期: 22

卷: 27

页码: 102-103

被引次数:

WoS核心集被引频次: 0

SCOPUS被引频次:

ESI高被引论文在榜: 0 展开所有

万方被引频次: 9

中文被引频次:

近30日浏览量: 2

归属院系:

在线人数/总访问数:1710/2931710
地址:北京工业大学图书馆(北京市朝阳区平乐园100号 邮编:100124) 联系我们:010-67392185
版权所有:北京工业大学图书馆 站点建设与维护:北京爱琴海乐之技术有限公司