本发明公开了一种Def库与3D集成电路bookshelf库转换的方法，其用于将电路版图进行分区域处理，然后作为单层电路记性堆叠操作；线网提取与展平模块把跨层与通层线网分类并作插入变量处理，并生成.nets文件；标准单元坐标的提取模块，将标准单元坐标文件.place里所有单元坐标信息提取并生成.pl文件；标准单元尺寸提取模块将.lef文件里所有单元名称，尺寸信息，端口信息以及.v里例化后的标准单元名称提取，并生成.nodes文件；TSV插入模块，用于把电路图跨层的线网转换为TSV，并插入电路版图中。本发明将单层集成电路Def库转换为3D集成电路bookshelf库，从而能使开发者在拥有单层EDA工具的条件下，进行3D集成电路的测试与开发。